相关专题：
摘要：针对软件GPS接收机的实时数据采集需求，提出一种基于TMS320C6416 McBSP、EDMA、中断和外部扩展SDRAM的GPS实时数据采集方案；重点阐述射频前端NJl006AK、TMS320C6416构成的硬件接收电路，以及McBSP、SDRAM、EDMA乒乓缓存的采集配置过程。该方案不仅满足了GPS软件接收机信号采集严苛的实时性要求，而且增强了处理器实时处理能力。
引言
软件GPS接收机具有较高灵活性和可扩展性，是快速实现算法验证、研制原型接收机的重要手段。GPS信号的实时采集是软件GPS接收机各种功能实现的前提。本文设计了一种软件GPS接收机实时信号采集方案。该方案以McBSP接收射频前端NJl006AK数字化输出，通过McBSP事件驱动EDMA在外部扩展sDRAM中进行乒乓缓存，并通过ms中断(即1 ms中断1次)与基带算法同步数据，很好地满足了软件GPS接收机信号采集的需要。
1 基于DSP的实时采集方案
软件GPS接收机作为软件无线电的典型应用，其本身具有很高的数据采样率和基带算法带来的巨大运算量，跟踪环节还要求提供实时连续采样的GPS信号。这就要求处理器在实时运算的同时，对GPS信号进行高速、连续、实时的采集。软件GPS接收机中的运算目前主要由DSP实现，本文采用TMS320C6416作为核心处理器，在为基带处理提供支持的同时，利用其McBSP、EMDA、EMIF片内外设，配合Nemerix公司的NJ10-06AK和相关接口电路完成对GPS信号实时、连续的采集，其结构如图1所示。
来自天线的1 575．42 MHz GPS信号直接进入集成了LNA的射频接收前端NJl006AK，完成射频信号的滤波、放大、下变频，数字化输出2位并行数据，经并串转换电路后进入TMS320C6416。TMS320C6416通过McBSP和EDMA配合完成数据的搬移，通过EMIF接口扩展SDRAM完成数据的存储。McBSP接收串行数据为连续的32位字，并在每个32位字接收完成时，通过McBSP接收事件触发EDMA完成接收32位字到外部扩展SDRAM的搬移。为了保证实时数据的连续接收和同步，McBSP接收事件对应。EMDA通道分别在SDRAM内开辟2个1 ms数据空间缓冲区，并通过链接配置为乒乓缓存操作。当一个缓冲区搬移操作结束时，EDMA切换到另一个缓冲区并发出EDMA中断，通知CPU ms数据采集完毕，实现采集数据与基带处理同步。
2 系统硬件设计
2．1 射频接收电路
NJl006AK是Nemerix公司推出的双超外差GPS射频前端接收芯片。它内部集成了LNA，具有可通过引脚设置的本振频率，同时可直接与有源或者无源天线对接。采用NJl006AK配合无源天线完成射频信号的接收、处理，其电路如图2所示。
无源天线通过L1、C1、C3、L5耦合GPS信号进入NJl006AK内部集成的LNA，进行低噪声放大；并由LNO引脚进入L2、L3、L4、C2、C4和SAW晶振TQS949-AA-7G构成的滤波电路，完成GPS L1带外信号的滤除。NJl006AK通过MODE引脚接地选择本地振荡频率为1 554．86 MHz，与由RFI引脚进入的滤波后的信号混频，完成下变频得到20．55 MHz中频信号。该中频信号由NJl006AK通过内部AGC放大后经2位ADC欠采样完成二次下变频，输出SGN、MAG数字信号。ADC参考时钟通过XEN引脚接地选择由CP引脚输入基带接口提供的16．129 MHz采样时钟。此外，L6、L7、C6、C9构成中心在25．55 MHz、带宽3．5 MHz的滤波电路，以滤除A／D转换过程中引入的镜像频率；R1、C7、C10构成NJl006AK内部PLL的外部滤波电路；AVDD、TVDD为NJl006AK提供3．3 V工作电压；C5、C8完成NJl006AK片上输出电压的滤波，防止芯片内部参考偏移。
2．2并串转换及存储接口电路
并串转换和外部SDRAM存储接口电路如图3所示。
50 MHz温补晶振通过CLKIN为TMS320C6416提供时钟输入，CLKMODE0、CLKMODEl上拉配置内部PLL为20倍频，使处理器工作在1GHz。McBSP0在向射频前端提供采样时钟CLKF的同时，通过与SN54LV166A接口完成并串转换。EMIFA以32位形式与Microm公司64．Mb 32位SDRAMMT48LC2M-3282-6对接，实现外部存储的扩展。
并串转换接口中，SN54LVl66A的CLR引脚接3．3 V禁止异步清零；S／L引脚接地选择并行输入方式，接收A到H并行输入；INH引脚接地使能McBSP0的CLKR提供的移位时钟；来自射频前端的数字信号SGN、MAG在CLKR上升沿，依次通过QH输出到McBSP0完成接收。
外部扩展SDRAM配置在EMIFA CE0空间，BEAl6下拉，BEAl7上拉设置CPU内部6分频，AECLKOUTl输出166 MHz与MT48LC2M3282-6的CLK对接，其他控制信号ASDCKE、ACE0、AS-DRAS、ASDCAS、ASDWE、AEA[13：3]、ABE E3：O]、AEDE31：O]直接与MT48LC2M3282-6对应的信号连接。由于SDRAM复用地址线，MT48LC2M3282-6的A11～A18与A0～A7复用，BA0、BAl作为A19、A20提供组选择信号，所以TMS320C6416的AEA3～AEAl3对接MT48LC2M3282-6的A0～A10完成A0～A18的传送，AEAl4、AEAl5接BAl、BA0提供组选择信号。
