相关专题：
0 引言
软件无线电技术已在当今无线通信中得到了迅猛发展，并已逐渐成为通信领域的一个新的发展方向。软件无线电的基本思想是在一个通用的硬件平台上，通过软件加载的方式并用软件实现所有无线电台的功能。软件无线电的理想结构是将A／D、D／A尽可能地靠近天线。考虑到目前A／D、D／A的带宽及DSP的处理能力，一般采用中频采样的软件无线电结构。
1 HSP50415的功能特点
1．1 HSP50415的内部结构功能
HSP50415由256级深度的FIFO数据缓冲器、星座映射器、成形和内插滤波器、复数乘法器、符号率NCO、载波NCO及双路DAC组成。其内部组成如图1所示。
HSP50415的信号输入管脚是DIN(0～15)、ISTRB、TXEN和DATACLK。数据输入有两种方式：一种是固定符号速率传输方式，一种是猝发传输方式。在固定符号速率传输方式下，数据将以2倍采样率进入数据缓冲区，缓冲区为256×32bit的FIFO。一旦一对I和Q数据进入FIFO，数据会以采样率的方式读出。由于FIFO可完成一个串并变换，可将一路信号变换成I和Q两路信号，因此，其输入端数据率是输出端的2倍。而在猝发方式下，当数据满或半满时，FIFO的标志位可触发DSP的中断，以通知DSP停发数据，这时便可读取数据。I／O的输入时序如图2所示。
HSP50415数字上变频器的内部星座映射图中有一个用户可编程查找表(256×8 bit RAM)，这个查找表能支持I／O最大位宽为4 bit (256QAM)的数据，可完成各种正交的PM和AM基带码映射。可将I和Q数据合并成8 bit数据作为地址去查表，从而得到映射数据并以Iout<3：0>和Qout<3：0>的形式输出。
HSP50415中的成形滤波器的基本内插率为×4、×8或×16。此外，还有一个可选的2bit模式以供用户将抽样率减少1／2。成形滤波器的运算由移位累加器来完成，其最大输入采样率为MIN((CLK×2×2＾twoBITMODE)／(#bit xinterpolation－Rate)，CLK／4)。若使用2 bit模式，则式中的twoBitMode为1，否则为0，#bit为输人数据的位数，interpolationRate为内插率。
HSP50415的半带滤波器的内插率为2，由于其系数在偶数点上为零，因此可将计算量减少一倍。而内插滤波器则可将半带滤波器的输出采样率插值到最终的采样率fsout。数控振荡器(NCO)用于为内插滤波器提供时钟，它允许输人和输出采样率有非整数倍关系。而器件中的乘法器则可把基带信号调制到可编程中频上。
HSP50415内部集成有双路12位DAC，并可由x／sinx滤波器提供滚降补偿，以实现模拟输出。另外HSP50415还可提供14位数字输出。
1．2 HSP50415的主要特点
HSP50415是一个功能强大的可编程调制器，编程十分灵活，同时，其信号的极性可以通过编程来改变。HSP50415内部集成有高速D／A转换器，且性价比较高。此外，HSP50415还具有功耗低、精度高、可靠性强等优点，其主要性能特点如下：
◇最高输出采样率达100 MHz，最高输入数据率达25 MHz；
◇编程载波NCO和符号NCO均为32位，精度较高；
◇可进行x／sinx滚降补偿；
◇每路有四片64×72位的FIR滤波器，其系数RAM可由Intersil公司提供的软件来产生；
◇成形滤波器的内插率可编程设置(可以达到24个符号间隔)，而半带滤波器和内插滤波器的系数则是固定的；
◇数字信号处理能力大于70 dB B(SFDR)；
◇具有14位数字输出或双路12位D／A模拟输出能力，其D／A处理能力大于50 dB。
1．3 HSP50415的主要管脚功能
HSP50415的主要引脚功能如下：
CLK：系统时钟；
SYSCLK／2：系统内部时钟；
DIN<15：0>：数据总线；
CDATA<7：0>：微处理器数据总线；
RD：微处理器读引脚；
WR：微处理器写引脚；
CDATA<7：0>：微处理器地址总线；
Iout<13：0>；Qout<13：0>：数字输出；
IOUTA，IOUTB,QOUTA,QOUTB：模拟输出；
2*SYMCLK：2倍采样时钟引脚；
REFCLK：参考时钟；
DATACLK：异步数据时钟；
TXEN：猝发模式选通信号；
ISTRB：I路数据选通信号；
INTREQ：中断请求信号。
