引言
随着电子技术的不断发展，EDA技术在数字信号处理领域得到了越来越多的应用。在FPGA中，应用VHDL语言可以进行加法、减法、乘法等运算，但却不能直接进行开平方运算。传统的开平方算法主要可以分为三大类：牛顿迭代法[1~3]，SRT-冗余算法[4~5]，非冗余算法[6~7]。
当直接利用牛顿迭代法进行开平方运算时，涉及到复杂的除法运算。为了避免除法运算，必须首先计算出平方根的倒数，再与被开方数相乘得到平方根。利用牛顿迭代法求根的迭代次数只和初始值与被开方数之间的误差有关，而与被开方数无关。另外，运算中还涉及到查表运算，要使迭代次数降低，必须相应地增加查找表的大小。而且在每次迭代运算中都涉及到乘法、加/减法运算，为了提高乘法运算速度，经常通过采用高速并行乘法器和进位保留加法器来辅助运算，需要较高资源。
经典SRT-冗余算法也是基于迭代实现的，在每次迭代中都涉及到加法、乘法、条件判断转移、数值转换等运算，为了减少电路的复杂度，所有的迭代运算都共用硬件资源，因此，该算法的效率较低。
非冗余算法可分为恢复余数的算法和不恢复余数的算法。与SRT算法相似，这两种算法都需要复杂的迭代运算。恢复余数的算法由于存在反馈补偿机制，存在很大延时，效率低;不恢复余数的算法[9]还要采用更多加法运算。
