相关专题：
在2005年，FSAN(全业务接入网)组商定了千兆位无源光网络(GPON)规范(见图1)。此规范建立了语音、数据和视频具有成本效益的递交过程，这包括递交到终端用户的服务质量。‘first mile’接入技术采用光纤连接(光纤到用户系统连接)可增加宽带内容选择。GPON很可能超过以太网无源光网络成为未来光网络的选择。
GPON是一个点到多点系统，在此系统中，时分复用业务从光线路终端(OLT)经光纤送到光分路器，分路器重复分路业务到专门的相同数据流数。这些数据流的每一个直接到远程光网络单元(ONU)，ONU提取指定所需的数据。在上游其过程与上述相反。
GPON在下游方向所提供的带宽是上游方向的两倍(64分路对32分路)。带宽效率得到很大改善，因为定位的位较少，而更多位用于用户。效率的改善是GPON技术的一个主要优点，这也为它正在成为数据递交选择技术的原因。
锁定时间
GPON业务是异步的，下游规定为2.488Gbyte/s，上游定义为1.244Gbyte/s。在上游业务中，给每个用户一个传输数据的时隙。从ONU到OLT的业务不是连续的，由数据突发组成。在上游方向的接收端，为了获得高速数据需要系统同步和时钟锁定。
处理这些高速数据突发所需的锁定时间，对于GPON是50位时间，而传统系统允许相当长的锁定时间(通常几千位时间)。传统技术(如时钟数据恢复电路)不能用在这些情况下，所以，专门分立突发模式接收机用来满足上游数据中固有的非常短锁定时间的要求。然而，这类接收机消耗大量功率，导致占位面积不是最佳，使整个系统成本增加。
延迟和自适应
FPGA器件可解决此问题。输入缓冲器包含适合不同线路条件的专门逻辑。每个可编程I/O单元包含4个可编程I/O(见图2)。这些I/O的每个I/O都包含专门的逻辑，允许器件补偿由每个引脚高达2Gbyte/s性能引起的定时变化。其关键是输入延迟逻辑和自适应输入逻辑(AIL)。
输入延迟逻辑功能提供高达128个延迟单元，使输入数据在0.45ps额定延迟。与输入延迟逻辑相连的所有功能为监控和保持输入时钟/数据相位关系提供I/O逻辑性能，以保证单个I/O的建立和保持时间。检测数据转变点和延迟数据(为了使采样时钟沿不在转变点处)，从而正确地锁定数据。此模式是一个自控制闭环系统，可由FPGA控制。它可跟踪和补偿由压力、电压和温度引起的延迟变化，而这些变化可能导致参量超过整个系统控制范围。
为了集中在无噪声环境下，所有工作都是基于“伸缩窗：(‘sliding window’)原理。此窗取输入数据的多个连续周期的抽点。为了在任何给定时间采样，所有数据周期都呈现在延迟链上。例如，数据率为1.25Gbyte/s，则全部7个数据周期呈现在延迟链中。AIL寄存沿延迟线给定点(取决于窗位置)的9个连续数据位。一个中心分接头寄存器(见图3)做为数据有效窗的参考点，而周围的寄存器确定窗宽度。根据来自延迟分接头寄存器的反馈，定时通过延迟单元数(128)的数据输入，选择数据眼最好是无噪声环境。
锁定功能
数据有效窗大小做为最坏情况有效周期的函数是用户可选择的。窗大小应尽可能的大，而且最大总是小于最坏情况下有效数据周期。数据采集最坏情况起始位置是在数据转变周期内对准AIL时。在窗内采样到中心分接头寄存器的左右寄存器的数据位，基于这些采样，AIL开始以90ps步长进行搜索(图4)。
所示的3个寄存器是：中心分接头寄存器，取样L寄存器和取样R寄存器。在开始状态取样R寄存器是0、中心分接头寄存器可以是1或0，取样L寄存器是1。随着AIL进行3步，当所有寄存器都示为1时，实现锁定。这是在无噪声环境和数据可靠情况下。
一旦搜索开始，AIL继续单方向进行，因为这可防止噪声环境下造成锁定。当检测到稳定数据，AIL继续跟踪由低速抖动/漂移、压力、电压和温度变化引起的偏差，从而简化数据恢复问题。
高性能器件
有些器件不仅仅包含工作在2Gbyte/s的高速并行I/O，而且也兼有FPGA结构和32个通道(工作在3.8Gbyte/s)。这与先进的嵌入式物理编码子层相接合，为高速通信协议提供一个灵活的平台方案。一些器件提供多结构ADIC单元，每个单元包含低功率高性能所需的50K ASIC型的门。
这些前置工作ASIC单元，使性能最大化地快速上市。它们包含GbE和10G Ethernet用的IP、SP14.2接口和存储器控制器等。这些特性使这些器件的SC/M家庭适合集成GPON方案(如实发模式接收机功能)，用一个FPGA做为复杂问题的单片系统方案。这比其他分立方案节省板面积50%~80%，节省功率4~8倍。
GPON参考设计可免费从Internet下载，参考设计为上游GPON业务终端展示可用的方案。此设计产生具有44位报头和一个信头(包含可编程定界符和长度半帧)的GPON帧。它可以仿真多ONU和在1帧内产生多分组突发。(彭京湘)
图1 GPON功能框图
图2 FPGA输入逻辑
图3 伸缩数据有效窗
图4 实现数据锁定
