摘 要：随着电子技术的迅速发展，电子设计和电子测量技术不断得到提高，对信号的质量问题引起了更多的注意。本文针对电路设计和测量中经常碰到的信号边沿抖动问题，系统分析了这一常见现象的产生机理和危害。在总结常见解决方法的基础上，结合实际应用给出了一种全新的基于CPLD(复杂可编程逻辑器件)的智能宽带去抖动技术，该解决方案的主要开销是三个触发器、一个定时器和少量控制程序代码。最后在性能上做了对比分析。
关键词：边沿抖动；宽带；CPLD；测量技术；智能
引 言
在电子设计和测量过程中，信号边沿抖动是我们经常碰到的现象。如下图示，t1，t2，...，t4，信号电平变化时出现多次随机快速变化，这种随机变化在有的场合可以容忍，但大部分时候是难以容忍的，比如精密测量、精确控制、军用装备等等。常规的解决办法有滤波、平滑以及触发器设计等等，但是，这些方法在某些场合是无能为力的。本文提出的基于CPLD的去抖动方法可以有效解决大部分问题，为后续信号处理和测量的正确进行提供了保证。
图1 抖动
边沿抖动的产生机理
模拟电路中产生边沿抖动的机理
模拟电路中信号产生抖动主要发生在模拟信号向数字信号转换的时候(也即信号幅度离散化过程中)。这里有两种情况：一是输入模拟信号波形失真，二是幅度离散化电路的原因。
模拟信号波形失真常见有三个来源：(1)噪声或干扰等有害模拟信号的窜扰，如从开关电源窜入的齿状毛刺干扰情形如图2(a)所示；(2)模拟处理电路的非线性失真，如差分对管的不一致等，见图2(b)所示；(3)模拟信号源的失真，一般来自于传感器失真或被检测物理量本身的不规则变化。对于理想比较器，模拟输入信号在阈值附近的失真将引起沿抖动，如图3(a)所示；对于带施密特触发器的比较器，阈值附近的较大波动也能引起沿抖动，如图3(b)所示。
图2 模拟信号波形失真
图3 上升沿失真波形通过比较器
模拟信号通过比较器，或放大后通过数字门电路，都可实现幅度离散化而成为脉冲数字信号。实际电路中，在阈值VT附近一般有两极限值：有效低电平输入的最大值VA、有效高电平输入的最小值VB，如图3(c)所示。当输入落在之间的模糊区中，尤其是在靠近VT附近时，内部电路就相当于一个增益非常大的开环放大器，后级窜入的微小反馈都会引起振荡而形成多次触发。因此，即使把一个足够幅度足够光滑的低频正弦波形加到门电路的输入端，由于过VT点电压斜升率太小，当通过逻辑模糊带(ΔV=VB-VA)的时间(t2-t1)远大于门电路传播延迟tpd时，其输出必将是前后沿都多次抖动的脉冲波形(图3d)。对于比较器，ΔV一般为几毫伏，而TTL门电路，VB=2.4V，VA=0.8V，所以会更易出现边沿抖动。
数字电路中产生边沿抖动的机理
数字电路中产生边沿抖动主要发生在以下几个方面：(1)开关器件的多次触发；(2)逻辑设计的缺陷；(3)不匹配终端长线效应。
开关器件的多次触发是最常见的，如键盘按键的多次连接，继电器的触头多次接触等等，本来只有一次信号变化却形成了若干次变化。逻辑设计缺陷产生抖动的机理是：逻辑冒险或竞争，逻辑设计不合理造成瞬时毛刺，这种情况也是经常发生，很难完全避免。在无终端匹配的长线上，高频脉冲信号在线上多次往返传播，将在脉冲前后沿形成长长的余振，当余振幅度足够大时，对接收端门电路即成为沿抖动。
边沿抖动产生的危害
对于状态数据信号，边沿抖动的危害一般较小，仅当系统正好在沿抖动时刻采样才会引起数据错误。控制信号、复位信号的边沿抖动常会造成的误操作，引起逻辑混乱，甚至损坏执行机构。而如果时钟信号发生沿抖动，利用该时钟沿工作的锁存器、计数器、定时器等电路的结果将可能完全错误。
常规去抖动方法
针对抖动的产生机理，我们把常规去抖动的方法也归纳为两类：去模拟信号抖动方法和去开关信号抖动方法，分别被用在模拟电路部分设计和数字电路设计中进行去抖动处理。
去模拟信号抖动方法
由于模拟信号的质量经常是引起抖动的源头，因而对模拟信号的处理更受关注。常用的方法主要包括以下几个方面：(1)平滑滤波；(2)施密特触发器；(3)单稳态触发器。
平滑滤波是常用的方法。让信号从检测带的随机快速变化钝化为缓变信号，滤除不相干的频率成分，这样就可以弱化引起抖动的信号分量，在检测带内就可准确检测信号的逻辑电平。电路实现一般是用电阻电容或加运算放大器组成的有源/无源低通、带通或带阻滤波器。
施密特触发器对信号的整形是利用了电平延迟形成触发电平屏蔽区间的原理。当输入信号电平超过门限VB使输出置成高电平后，仅当输入电平下降到比VB更低的门限VA时才能使输出翻转，而之间过程是保持不变。于是，只要信号抖动范围小于高低门限电平差，即可保证不发生抖动。而且，由于上下翻转电平有足够的差值，输出上下沿将会陡直，减小了后续门电路出现沿抖动的可能性。
单稳态触发器对信号的整形是利用了时间延迟形成触发时间屏蔽区间的原理。当信号超过某个电平时，触发器翻转，在内部定时没有完成前不随信号变化而变化，定时时间由外部电路设定，这样也可对信号频率已知情况的信号去除掉快变抖动。
去开关信号抖动方法
去除数字信号引入和处理时出现的抖动常有以下三种途径：(1)RC滤波；(2)软件去抖动方法；(3)优化设计。
RC滤波是消除开关量器件抖动的最常见且有效的一种硬件方法，其实质与模拟处理方法中的单稳态触发器相似。比如，对键盘按键操作时，按键一般都会多次接触，常用的做法是加一个RC滤波电路，这样，只要设置的时常数大于抖动时间，即可有效消除抖动。软件去抖动方法一般是通过多次检测加上延时、比较来实现的。比如，对键盘按键操作时产生的抖动，可以多次检测，在一定的时间内是相同的键值则认为按下了一次，超过了一定的时间则认为有连续按键操作。
对于数字信号处理中(逻辑设计不合理)产生的抖动， 主要靠优化设计来解决。比如器件选择、同步设计、匹配终端等等。器件选择上，利用在频带、速度、精度等各方面相对实际需求有较大裕量的器件，这会使得信号受器件延时等影响造成的抖动大大减小。同步设计可以有效防止信号变化时出现的不必要的中间过程，一般是把异步设计的电路改成同步电路，这样各路信号经过几乎相同的时延，避免了中间过程变化引起的抖动。匹配终端的设计对于频率高端信号很有效。
智能宽带去抖动
提出的原因
由上面总结的方法知，几种方法都存在一定的不足。(1)利用了信号电平信息的去模拟抖动方法不能用于去除数字信号的抖动；(2)模拟去抖动方法中，平滑滤波的方法不能去除信号波动偏大时产生的抖动，而两个触发器解决办法则不能准确反应信号的正半周与负半周的比例，而且，对于单稳态触发器方法需要针对不同频率的信号采用不同的时间参数配置；(3)数字去抖动方法中，RC滤波方法只能针对慢变信号，因为快变信号将被滤除或附加一定的相移P时延，而软件设计的方法需要消耗大量的器件资源和时间资源，使得处理任务加重，这在有些时候是不容许的，对于优化设计则需要长期的经验才能有效避免。
总体上，上面的方法在每次设计时都将让我们权衡利用，效果有时也不尽人意。我们这里提出的智能宽带去抖动的方法可以解决大部分的问题，对模拟和数字信号产生的抖动均有效。由于是基于CPLD硬件的设计，方便改进，还可事先不必确切知道哪个IPO口输入的信号需要去抖动，同时不浪费其他硬件和软件资源。在实际应用中可以针对可能产生边沿抖动的所有信号进行去抖动处理，只要器件资源足够。
智能宽带去抖动原理
当我们需要进行较复杂的电路设计时，经常用到可编程器件，这样可以使得硬件软件化。实际使用时，可以针对引入的某个或几个信号进行去抖动处理，使设计得到简化。当信号输入CPLD时，首先进行去抖动处理，形成规范的脉冲波形后再进行后续信号处理。
无论是在模拟电路中还是在数字电路中形成的信号边沿的抖动，最终在送入CPLD的数字脉冲信号上都有相同的表现特征：紧跟在真实上(下)边沿后面有多个负(正)的虚假窄脉冲。因而在CPLD中我们可以采用相同的方法来进行边沿去抖动处理。由于信号频段不同，抖动时间也会不同，正确处理的前提条件：(1)信号边沿抖动时间小于信号周期的四分之一；(2)信号频率小于器件工作频率的八分之一。第一条是防止实际边沿界定不准，第二条是保证抖动范围可靠界定。对于频率未知情况，可以对频率进行分段，配合少量软件编程，针对信号频段可以进行智能分段处理。
具体实现时，设置三个触发器：上升沿检测触发器B、下降沿触发器C以及波门定时触发器D。其中，上升沿触发器是在信号上升沿到来时变成高电平，下降沿触发器是在信号下降沿到来时变成高电平，抖动定时触发器当前两个触发器是在前两个触发器之一变成高电平时变成高电平。前两个触发器在抖动定时触发器清零时同时被清零，而抖动定时触发器清零时间由信号频率对应边沿抖动范围决定。时序如图4所示。其中，为观察方便，下降沿触发器变成高电平的时间拖后了一些。由图可见，输入信号在前后沿均有杂乱的毛刺，用常规方法消除这种抖动很困难，模拟去抖动方法无能为力，常规的数字方法需要消耗软件和硬件资源，而且容易形成误操作，用我们的方法就很简洁。
A信号第一次电平变化时(t1时刻)，出现上升沿，B触发器开始触发，同时引发D触发器触发，第一次下降沿到来时(即第一个毛刺，t2时刻)，C触发器触发，在设定定时范围内，三个触发器均保持不变。定时结束时(t3时刻)，D触发器被清零，同时使B和C触发器清零。从上面可以看出来，只要t3时刻不超过t4时刻则不破坏原来信号的正负区间。
在A信号实际下降沿到来时刻(t4时刻)，相当于定时触发器清零后第一次下降沿到来时刻，此时C触发器又受到触发，同时引发D触发器触发。B触发器在第一个毛刺到来时刻(t5时刻)得到触发，与前面相同。在这次定时没有结束前三个触发器变成不变，直到定时结束时刻(t6时刻)，三个触发器同时被清零。余下依此类推。
图4 去抖动电路时序图
最后，我们来看一下D触发器波形，它在A信号正半周期间正负变化一次，在A信号负半周期间正负再变化一次，因此，只需用D触发器的上升沿来触发E信号，即可准确的恢复出没有抖动的A信号来，如图所示。如果A信号是周期信号，则E信号就是D信号的二分频信号(注意用信号本身与D信号来对齐正半周就行)。
上面是有信号边沿抖动的情况的分析，现在再来看看信号没有边沿抖动的情况。可以想象，在t2到t3时刻期间C触发器没有触发，但B和D触发器依然触发，因为A信号存在上升沿，在t5到t6时刻期间B触发器没有触发，但C和D触发器仍然触发，因为A信号在t4时刻存在下降沿，由此可以看出，在这种情况下，D触发器波形没有改变，从而可以用同样的方法得到E恢复信号。
当信号频率变化(或根本不是周期信号，只是一个个脉冲群)时，只要设置的波门定时范围满足前面提出的两个条件，则仍然可以适用。如果在多倍频程变化时，由于信号边沿抖动宽度不一致，低端的抖动范围可能已经超出了高频端周期的一半，不能进行准确还原，因此需要进行分段处理。在输入信号频率完全未知的情况下，可以实际测量参数，根据最稳定的情况来确定分段的界限和参数，如果配合少量的软件编程，提取信号稳定的段结果即可。这样，就可以在很宽的频带内，自动选择频段参数以正确进行去抖动处理。
智能去抖动方法的性能
从上面分析可以看出，只需用四个触发器加一个定时器即可，定时器的位数由CPLD时钟以及信号频率决定，一般做到八位就非常好了。相对于其他方法，该智能去抖动方法有以下优点：
(1)软硬件上花费资源很少，但性能很好；
(2)能准确界定和还原信号的正半周和负半周；
(3)可在较宽的频段里适用；
(4)不附带引入的相位偏移等任何破坏原信号的信息。
应 用
下面是该去抖动技术应用于模拟信号频率测量的实际情况。
模拟信号的测频方法比较多，以测周期方法为例。信号输入到CPLD后，进行电平比较，对于有边沿抖动的信号先用智能去抖动方法进行去抖动处理。然后对恢复信号进行边沿检测，启动计数，测量信号周期内信号计得的采样个数，即可测得信号周期，从而计算出信号频率。如果没有去除抖动，测量结果势必有非常大的误差。一个实际的频率测量电路如图5所示。
图5 频率测量电路框图
这里，前面的电路主要用于信号的匹配、放大和调理处理，CPLD与MPU 完成智能去抖动、测频和计算、显示功能。实际测量当中，对于20Hz～20kHz信号只需三个频段就能可靠解决抖动的问题。由于同时采用了分频方法，实际测量精度在频率高端达到1Hz。
来源：阿里互联电子网
