TMS320DM6437是专为高性能、低成本视频应用开发的，主频600 MHz，32位定点，采用达芬奇(DaVinci(TM))技术。该器件采用TI第3代超长指令集结构(VelociTI．3)的TMS320C64x+DSP内核，主频可达600 MHz，支持8个8位或4个16位并行MAC运算，峰值处理能力高达4 800MIPS。基于TMS320DM6437诸多特点，这里提出一种实现DSP与FPGA的双向数据交换设计方案，采用TMS320DM6437的McBSP和EDMA实现异步串口通信。 McBSP接口是全双工串行接口，提供收发数据双缓冲以处理连续的数据流，并可独立配置收发部分，接收和发送都可使用独立的帧信号和时钟源。TMS320DM6437有2个独立的McBSP接口(McBSP0和McBSPl)。EDMA可处理该处理器上所有内存单元和外设的数据传输，且不占用DSP时钟周期，EDMA还提供针对McBSP的同步事件，可方便控制数据传输。接收数据时，FPGA的数据通过McBSP传到DSP的DRR寄存器中，触发McBSP接收同步事件，EDMA将数据搬入DSP内存。发送数据时，当EDMA从DSP内存中将数据搬入DSP的DXR寄存器时，利用McBSP发送同步事件，将数据传输给FPGA。
1 硬件接口电路设计
McBsP接口的硬件连接如图1所示。DSP的McBSP接口可由内部时钟发生器或外部器件提供收/发时钟信号(CLKR/CLKX)及收/发帧同步信号(FSR/FSX)。为了简化FPGA内部时序，以上信号均由FPGA提供。图1中的EN_IN、EN_OUT为DSP控制FPGA中McBSP接口的使能信号，它们均与DSP的GPIO相连。当EN_IN为高时，FPGA接收DSP的数据；当EN_OUT为高时，FPGA开始向DSP发送数据。
2 软件程序设计
传统的C6000型DSP对McBSP和EDMA进行操作时，多使用TI公司提供的CSL(Chip Support Library)进行编程操作，由于TMS320DM6437不支持CSL，而是改用PSP(Proeessor Support Package)，所以对TMS320DM6437 McBSP接口采用PSP提供的McBSP Driver，主要用McBSP Driver提供的LLC层API进行编程。LLC层提供基于不同平台的驱动核心抽象。在该层可进行寄存器操作，宏定义，并且底层API可直接与硬件通信。
对应的EDMA程序开发则采用EDMA LLD(EDMA low Level Driver)提供的各种库进行编程。LLD实际上包含2个库用于管理EDMA外设：一个是EDMA RM(EDMA Resource Manager)，管理所有的EDMA硬件资源以及中断；另一个是EDMA DRV(EDMA Driver)，完成所有EDMA相关配置，并且通过RM满足资源需求。当调用DRV层API进行操作时，实际上是通过DRV层API调用RM层API来对EDMA外设寄存器进行直接操作来配置EDMA硬件。
本例中实现DSP和FPGA通信时，McBSP所需的帧同步信号以及时钟信号均由FPGA产生，McBSP发送过来32 bit的数据，DSP内部采用EDMA方式接收数据，McBSP接收同步事件触发EDMA传输。将数据放入DSP片内二级存储器的缓冲区，等待DSP处理。为了保证后写入的数据不会覆盖先写入的还没来得及被DSP处理的数据，片内二级存储器缓冲区采用乒乓缓冲结构。同样，DSP发送32bit数据给FPGA时，也是通过EDMA方式，由McBSP发送同步事件触发EDMA传输。
2．1 McBSP配置
McBSP的开启以及参数配置均采用LLC提供的API以及数据结构完成。但是因为TMS320DM6437的引脚多采用引脚复用，并且GPIO和McBSP引脚复用到一起，由于本例中McBSP帧同步信号是由外部源产生，为了保证能监测到第一个帧同步信号，需先在PINMUX寄存器里将复用的引脚配置成GPIO模式，等检测到帧同步信号后，再将复用的引脚恢复成McBSP模式。
2．1．1 接收数据格式配置
McBSP接收数据格式在数据结构LLC_RcvDataSetup中设置，该数据结构在McBSP Driver提供的头文件llc_mcbsp Type．h中定义，在编译工程文件的时候需包含此头文件。接收数据为单帧数据，一个数据帧长度为4个字节，采用帧同步信号检测模式，不进行压缩，数据传输延迟一个比特，采用McBSP同步事件产生中断。McBSP发送数据格式在数据结构LLC_XmitDatasetup中设置，具体参数和接收数据格式保持一致。M-cBSP帧同步和时钟参数在数据结构LLC_mcbspClkSetup中设置，该结构同样在头文件llc_mcbspType．h中定义。本例中，发送和接收的帧同步信号以及时钟源都由外部产生，接收和发送帧同步都是高电平有效，接收时钟上升沿有效，发送时钟下降沿有效，帧同步脉冲宽度为1bit，脉冲周期为32 bit。
2．1．2 启动McBSP
首先调用MeBSP LLC层API对McBSP接口进行设置，准备接收FPGA传输过来的信号。先调用函数LLC_mcbspOpen，该函数在llc_mcbsp．c中定义，函数原型为LLC_mcbspOpen(LLC_McbspObj*const pMcbspObj，Uint32InstanceId，Int32*pMcbspParam，CSL_Status*pStatus)，所需参数分别为用户定义的McBSP通道对象，McBSP通道ID，用户定义的配置参数及状态信息，返回参数为指向该通道的句柄hMcbsp。该句柄作为调用API的参数。
然后设置McBSP通道0，调用函数LLC_mcbspHwSetup(LLC_McbspHandle hMcbsp，const LLC_McbspHwSetup*setup)。第1个参数即为刚才返回的指向McBSP通道0的句柄，第2个参数为一个结构体，包含了前面定义的接收和发送数据结构以及帧同步和时钟参数结构，这样就按照实际应用的要求完成了对McBSP0通道的设置。配置完成后，相应的McBSP寄存器的值为：SPCR=0X0000400；RCR=0x00050040；XCR=0x00050040；SRGR=0x20000001；PCR=0x00000080。
最后利用函数LLC_mcbspHwControl使能McBSP接收和发送功能。函数原型为LLC_mcbspHwControl(LLC_McbspHandle hMcbsp，LLC_Mcbsp ControlCmd cmd，const void*arg)。第1个参数为指向McBSP通道0的句柄，第2个参数为硬件控制命令，第3个为对特定命令的补充说明。开启McBSP接收发送功能时，硬件控制命令为LLC_MCBSP_CMD_RESET_CONTROL，使能发送功能时，命令补充说明为LLC_MCBSP_CTIRL_RX_ENABLE，使能接收功能时，命令补充说明为LLC_MCBSP_CTRL_TX_ENABLE。
2．2 EDMA配置
2．2．1 EDMA配置原理
EDMA中传输的数据种类有3种：ARRAY，BLOCK，FRAME，分别对应3种不同类型的传输。首先是一维传输，即每一个EDMA事件触发的传输只传输一个ARRAY，该ARRAY所包含的字节数由参数RAM里的参数ACNT决定。然后是二维传输，每一个EDMA事件触发传输一个FRAME，每个FRAME里包含的ARRAY数由参数BCNT决定。以此类推。三维传输即每次传输一个BLOCK，每个BLOCK里包含的FRAME数由参数CCNT决定。
TMS320DM6437的EDMA共有128个参数RAM，其中存放每个EDMA通道需要的各个传输控制参数，参数RAM的默认对应关系为：EDMA EVENTO对应参数RAMO，EDMAEVENT1对应参数RAM1，等。以此类推。但是也可以在DCHMAPO-63寄存器里修改相应位自行对应。参数RAM的具体结构如图2所示。
一个参数RAM的长度为32个字节。首先是32 bit的可选参数OPT，对于可选参数，通过对各个位置0或1设置事件优先级，数据单元大小，源地址/目的地址变更模式，传输结束代码，是否使能传输参数链接(LINK)功能，同步传输方式等。SRC和DST为EDMA传输所需的源地址和目的地址。SRCBIDX和DSTBIDX用于二维传输中，表示一个ARRAY的开始到下个ARRAY的开始所跨越的字节数。SRCCIDX和DSTCIDX用于三维传输中，一个FRAME的开始到下个FRAME的开始所跨越的字节数。BCNTRLD：三维传输里需要重新加载的BCNT。LINK：传输完成后重新加载的参数RAM地址，默认是LINK到空参数RAM。
在此实例中采用的双缓冲结构，即在DSP缓冲区内开辟2块缓冲用于并行处理FPGA通过McBSP传过来的数据。当EDMA往PingBuffer里传输数据时，CPU即可处理PongBuffer里的数据，当工作完成后，彼此又交换缓冲区，EDMA往PongBuffer里写数据，CPU处理PingBuffer里的数据。为了实现双缓冲结构，采用了EDMA提供的LINK功能，即将不同的EDMA传输参数RAM链接起来，组成一个传输链，在传输链中，一个传输的结束会导致自动从参数RAM中装载下一个传输需要的事件参数。在具体程序中，只需将Ping通道的参数RAM LINK到Pong通道，同时将Pong通道的参数RAMLINK到Ping通道即可。
2．2．2 EDMA接收数据配置实现
开发环境采用CCS 3．3。通过调用LLD API实现对EDMA Driver的配置以及传输操作。
作者：屈姗姗 夏威 何子述 来源：电子设计工程
