摘要：介绍了一种智能信号转换模块的设计方法。这种智能模块采用了基于FPGA嵌入式软核系统，是基于NiosII软核处理器的架构，可以在模块上完全实现外部总线信号之间相互转换，无需驱动程序或操作系统的干预。同时对用户逻辑设计、用户逻辑集成、固件设计技术等内容进行了详细的介绍。
0 引言
在工业控制等领域的计算机系统中广泛涉及到信号转换等，信号转换模块在系统中承担着在多种信号之间进行翻译转换的任务。随着应用环境复杂性、计算机系统集成度的提高，信号转换模块上需容纳的信号通道的种类与数量也越来越多。频繁、大量的信号转换必然会占用较多的系统资源。随着微电子技术的发展，国外的一些生产厂商如Altera已推出在FPGA上以软核(soft core)方式实现的嵌入式系统。这种嵌入式系统基于NIOS II嵌入式软核处理器，其外设可以灵活选择增删，并允许自定制外设。本文介绍了一种基于NIOSⅡ软核系统的智能429-422信号转换模块的设计。
1 设计原理
传统的非智能设计的转换模块，在工作时需要有驱动程序的控制，通过与操作系统或用户软件的交互，来实现信号转换的功能，亦即需要接入PCI Bus等系统总线，通过中断提请等方式工作，在转换通道数量多时，必然会影响系统的性能。采用智能设计的信号转换模块一般不需要操作系统的干预，接收到的外部总线信号经过本模块上NIOS II软核系统转换后，即可将数据信号输出。信号转换的工作全部由模块的硬件完成，因而可以实现对整个计算机系统资源的零占用。采用非智能设计与智能设计模块的结构示意框图如图1所示。
2 硬件设计
429或422总线适配电路已有大量成熟的设计，本文不再赘述，仅重点介绍FPGA内部总线控制逻辑设计以及NiosⅡ软核系统的配置。
2．1 FPGA控制逻辑设计
集成于FAPGA内部的Nios II CPU需要通过外部总线控制逻辑才能与外部总线进行通信，而Avalon总线是Nios II CPU与外部总线控制逻辑、片外FLASH、SRAM之间交换数据信号的枢纽。Avalon总线是一种协议较为简单的片内总线，在NiosⅡ系统中，外设都是通过Avalon总线与Nios II CPU相接的。Avalon总线接口可以分成两类：Slave和Master，Slave和Master主要区别是对于Avalon总线控制权的掌握。Master接口具有与之相接的Avalon总线的控制权，而Slave接口是被动的。Avalon总线支持自定制外设，用户可将自己的逻辑设计挂接到Avalon总线上。基于NIOSⅡ软核系统的智能429-422信号转换模块设计的详细系统结构框图如图2所示。
2．1．1 串行总线控制逻辑设计
为了将用户自定制的串行总线控制逻辑接入NiosⅡ系统，必须将其挂入Avalon总线。串行总线控制逻辑在设计上必须实现两类端口：一类为Avalon总线端口，Avalon总线时序由NiosⅡ系统实现，用户在逻辑设计时可暂不作考虑；另一类为串行总线控制端口。串行总线读操作时序如图3所示，图中给出了操作时各信号的时序保持关系。
来源：电子科技
