相关专题：
摘要：为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点，结合Δ-Σ技术和FPGA，设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统。提出了一种由Δ-Σ A/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法。系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换，利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能，由高速DSP芯片核心控制，对采样数据进行实时处理。系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理，可用于电压、电流、温度等参量的采集系统中。
在工业生产和科学技术研究的各行业中，常常需要对各种数据进行采集。传统的数据采集系统运算能力差、分辨率低、可靠性低、一致性差，而图像处理、瞬态信号检测、软件无线电等一些领域需要技术指标的稳定性强，一致性好，且具备高速度、抗干扰、高分辨率特点的数据采集与处理能力。随着24bit Δ-Σ A/D转换技术的成熟，一些高性能的现场可编程逻辑门阵列器件FPGA和Δ-Σ A/D转换技术结合高性能数字信号处理器DSP应用于数据采集系统中，大大提高了系统的采集精度、分辨率、动态范围及稳定性。Δ-Σ技术是：用简单换取速度，用高速度代替低速度的组织协调；模拟量化部分简化，而数字部分增多，各量化电路的性能高度一致，抗干扰能力和温度性能优越；丢掉了滤波、主放、陷波电路，电路进一步简化，性能更加稳定。在高速数据采集方面，FPGA具有速度快、效率高的优势，非常适于大数据量的高速传输控制，其组成形式灵活，可以集成外围控制、译码和接口等各种电路。同时，FPGA控制器是独立单元，在电路中能分担CPU工作量，不但提高了CPU实时处理能力，而且提高了系统稳定性。本系统中，FPGA选用FLEX10K20芯片，DSP选用高性能浮点芯片TMS320VC33，该芯片具有高速、低功耗、低成本、易于开发的特点[1-4]。
1 数据采集系统的组成
系统组成框图如图1所示，主要由模拟信号调理电路、A/D转换电路、FPGA单元、DSP单元等组成。模拟信号调理电路与A/D器件对信号进行滤波、放大、差分转换和模数转换，利用FPGA设计内部模块和时钟信号对电路进行控制及实现数据缓存、数据传递等功能，由高速DSP芯片核心控制，对采样数据进行实时处理。
2 数据采集系统的关键设计
2.1 模拟信号调理电路
模拟信号调理电路包括前置低通检波电路、程控放大器、单端信号转双端信号三部分。该电路在信号输入到A/D转换器前对信号进行滤波、放大等处理。前置低通检波电路主要是对检波器的输出信号进行低通滤波。程控放大器对微弱信号进行幅度调整。检波器输出的信号是差分双端信号，经过程控放大器后变为单端信号。为提高信号采集通道的共模抑制比，后续电路中加入了差分线性放大器将单端信号转换为双端信号，最后进入A/D转换器进行采集。
2.2 A/D转换的硬件接口电路
Δ-Σ A/D转换器的工作原理是无需保持电路，对抗混叠滤波器和量化器的要求低，但对数字滤波器要求高。工作时，模拟输入经抗混叠滤波器后变为带限模拟信号，经Δ-Σ调制器后变为信号频谱和噪声频谱相分离的高速比特流信号，然后再经数字滤波器重构出奈奎斯特取样频率的高分辨率数字信号[5]。
系统A/D转换接口电路是由Δ-Σ转换技术的A/D转换套片CS5372、CS5376和现场可编程逻辑器件FPGA通过主控芯片的控制实现。CS5372、CS5376是根据Δ-Σ转换原理共同实现24bit Δ-Σ A/D转换的一套芯片，其分辨率能达到24bit，动态范围可达到124dB和121dB。CS5372可应用于双通道高动态范围、4阶Δ-Σ调制器，与CS5376数字滤波器结合使用，可构成独特的24 bit高分辨率A/D测量系统。A/D转换的硬件接口电路主要是指CS5372、CS5376与FPGA的硬件连接电路。其连接图如图2所示。
2.3 FPGA的逻辑设计
FPGA逻辑设计主要包括串并数据转换、串行外围设备接口、输出数据的缓存等部分的设计。其逻辑框图如图3所示[6]。
2.3.1 数据转换与存储电路
如图4所示，该电路完成A/D数据的串并转换与暂存。首先将CS5376串行输出端口输出的串行数据转换为32bit并行数据，然后利用先进先出（FIFO）存储器对A/D转换的数据进行缓存，CPU可通过中断或查询的方式读取FIFO中的数据。
2.3.2 SPI接口转换电路
如图5所示，SPI接口是CPU与A/D之间的接口电路，主要用于CPU对A/D寄存器进行配置，以及CPU读取A/D寄存器的值。SPI电路实现外围设备串行接口的时序，结合控制软件实现对CS5376的寄存器配置。
2.4 DSP软件流程结构
通过FPGA逻辑设计实现数据采集系统工作需要的时序，采集数据发送给FPGA，FPGA串并转换并且缓存，DSP实时读取数据并通过串口电路上传给计算机。其软件流程结构如图6所示。
3 测量实验与结果
系统测试分别采用短路输入噪声、500Hz、1000Hz正弦波测试，下面介绍测试结果。
3.1 短路输入噪声
在室内环境下，输入端短接，采用1/10ms的采样间隔重复数次试验，输入短路噪声曲线如图7所示。由图7可知，短路噪声幅度集中在正负100μV之间。
3.2 正弦波测试
正弦波测试中分别对频率为500Hz和1000Hz、幅度为20mV的正弦波进行了测试，采用的信号源为实验室用的信号发生器，采用1/10ms的采样间隔重复数次试验。各次的测试曲线以及其FFT变换曲线如图8~图11所示。由图可以看出，采集信号的幅度也为20mV，与输入信号幅度一致。采集的正弦波信号的幅度、频率都与输入的正弦波信号的幅度、频率相一致，可见数据采集工作是正常的，系统采集信号动态范围可以达到120dB，相当于20bit分辨率。考虑到系统量化噪声，220的动态范围采集的效果也是比较良好的，达到了预期设计目的。
为了实现高速、高精度、高分辨率、宽动态范围和更稳定的数据采集能力，本系统采用Δ-Σ转换技术、FPGA与高速DSP相结合的方式，实现了数据采集速度快、一致性好、高分辨率、动态范围宽，且稳定性好的特性，达到了预期设计的要求。在实际应用中，可用于电压、电流、温度、频率等多种参量的数据采集系统中。
参考文献
[1] Texas Instrument Inc.TMS320VC33 DSP SPRS087B[Z]. 2000.
[2] Wang Chen，KOSMAX P，LEESERM. An FPGA imptementation of the two-dimesional finite-difference twodomain Algotithm[C].FPGA′04 Proceedings of the 2004 ACM/SIGDA 12th International Symposium on Field Programmable gate arrays，2004.
[3] 冯宏.地震勘探仪器中的24位数据采集技术[J].石油仪器，1997，11(3)：10-12，15.
[4] 李利品，高国旺，任志平.基于FPGA和DSP的数据采集系统设计[J].电测与仪表，2008(8)：42-45.
[5] 蔡跃明，瞿旭红，陈志恒.Δ-Σ A/D转换原理及应用[J].微电子学与计算机.1995(3)：9-14.
[6] 褚振勇，翁木云.FPGA设计及应用[M].西安：西安电子科技大学出版社，2002.
作者：张瑜 孟庆楠 杨开宇 高印寒 王瑞宝 来源：《电子技术应用》2011年第6期
