相关专题：
引 言
并行测试的实现途径分为软件方式和硬件方式。用软件方式实现并行测试，关键是对测试任务的分解和调度，但可能会产生竞争或者死锁现象。因此，在测试资源有限并且任务分解和调度算法不成熟的情况下，用软件实现并行测试会很困难。用硬件方式实现并行测试时，需要通过提供充足的测试资源来满足并行测试的需求，而并行测试过程中激励资源不足同样会造成任务分解和调度难度增加，甚至导致竞争和死锁，影响并行测试实现。因此，对多通道并行激励信号的需求也是影响并行测试的关键因素。
1 并行测试技术
并行测试技术是把并行技术引入测试领域中，可以较好地完成同时对多个被测对象(UUT)任务进行测试的一种先进的测试方法和技术，属于下一代测试技术范畴，是支撑NxTest ATS的新技术之一。它根植于并行处理技术，其宏观表现为：在并行测试程序的控制下对多个被测对象(UUTs)同时测试。相比传统顺序测试技术，它通过对系统资源的优化利用，可以大幅度提高测试效能及测试质量，提高测试资源利用率，降低整个武器装备测试成本。因此，研究并行测试技术对我国测试技术的发展和提高武器装备战时的快速维护保障能力具有重要意义。
2 多通道波形产生模块
设计采用Altera公司的EP2C35作为整个系统的控制芯片，承担整个并行多通道信号产生模块的控制工作，内部主要包括Nios II嵌入式软核、波形产生控制器、PCI控制器等。
多通道波形产生模块主要包括4个子模块，分别为波形产生控制模块、信号产生模块、同步电路模块和调理输出模块。波形产生模块采用DDS技术，该技术产生的波形具备波形频谱纯净，稳定度高，切换时间短，频率、相位和幅度可调等特点。设计中采用ADI公司的AD9854芯片来实现此模块的功能。
波形产生模块为4个通道，各通道之间相互独立，且可以在不影响其他通道工作的情况下独立地发起或者终止输出。同时为了满足测试系统对多路同步激励的需求，模块还需具备多通道同步的能力，并可以配置同步的通道数量及各通道间相互信号关系。输出激励的控制命令信号经PCI总线传输到FPGA中，FPGA将接收到的命令经过解析后分别送入同步模块、DDS信号产生模块和调理输出模块。各通道的DDS信号产生模块接收到控制命令后与同步模块配合产生同步或者异步激励，最后由调理输出模块实现输出波形的滤波和幅度控制。图1为多通道波形产生模块硬件设计原理框图。
3 多通道波形控制器
3.1 结 构
波形产生控制器是整个模块正常运行的核心，主要完成信号产生控制、信号增益控制以及同步控制。多通道波形产生控制器主要由异步FIFO、同步逻辑与信号产生和调理输出组成，图2为波形产生控制器的结构框图。用户控制命令经PCI控制器传输至Nios II嵌入式软核后，首先经过译码处理，将控制命令按通道进行分类，而后传输至波形产生控制器中的异步FIFO进行缓冲。此刻各通道的控制命令主要包括同步命令、信号产生控制字以及增益控制命令，经过串／并转换后的同步命令控制着通道间的同步时序关系，而信号产生控制字和增益控制字则以并行方式输出至外围电路中，完成信号产生和调理输出。
3.2 实 现
3.2.1 异步FIFO
多通道信号产生控制器中具有4个独立的FIFO，主要用于缓冲PCI控制器与波形产生控制器2个异步时钟域的数据传输，主要包括读／写时钟信号、读／写请求信号、数据输入／输出信号和空／满标志位。读请求信号(rdreq)有效时，在读时钟(rdclk)的上升沿处FIFO输出数据；写请求信号(wrreq)有效时，在写时钟(wrclk)的上升沿处FIFO写入信号；空／满标志位决定了数据能够写入或读出，模块中采用写满标志位(wrfull)来表示FIFO内部存储空间的使用情况。图3为16×256位的异步FIFO工作仿真图。
