Stratix IV GT:100G开发方案[图]

Altera公司的Stratix IV 40nm FPGA包括Stratix IV E、Stratix IV GX和Stratix IV GT三个系列，具有较高的密度（680k逻辑单元（LE），22.4Mbits嵌入式存储器和1 360个18×18乘法器），较佳的性能以及较低的功耗，系统带宽（8.5Gbps）的48个高速收发器，以及1 067 Mbps (533 MHz) DDR3存储器接口)达到了较高的水平，并具有较好的信号完整性，适合无线通信固网、军事、广播等其他最终市场中的高端数字应用。

Altera Stratix IV FPGA面向高端应用，提供了突破性的系统带宽水平和功率效率。Stratix IV FPGA采用台湾半导体厂商（TSMC）的40nm工艺技术，具有较高的逻辑密度，较大的收发器和较低功耗要求。

Stratix IV器件系列包括三个优产品类型以满足不同的应用需求：

·Stratix IV E（增强型）FPGA，高达813 050个逻辑元件（LE）， 33 294kbits RAM和1 288 18×18位乘法器

·Stratix IV GX收发器FPGA，高达531 200LE，27 376kbits RAM，1 288 18 x 18位乘法器和基于48全双工时钟数据恢复（CDR）的收发器，速率高达8.5 Gbps

·Stratix IV GT，高达531 200 LE，27 376 kbits RAM，1 288 18×18位乘法器和基于48全双工CDR的收发器，速率高达11.3 Gbps

Stratix IV FPGA主要特性

Stratix IV器件的主要特性如表1所示。

表1 Stratix IV器件的主要特性

·在Stratix IV GX和GT器件中，采用最高48全双工CDR的收发器，分别支持高达8.5Gbps和11.3Gbps的速率

·专用型电路可支持适用于一般串行协议的物理层功能，如PCI Express（PCIe) （PIPE) Gen1和Gen2， Gbps Ethernet（GbE），串行RapidIO，SONET/SDH，XAUI/HiGig，（OIF）CEI-6G，SD/HD/3G-SD，Fibre 通道，SFI-5和Interlaken

·完整的PCIe协议解决方案，带有采用PHY-MAC层的嵌入式PCIe硬IP模块，数据链接层和处理层功能

·可编程的发射器预加重和接收器均衡电路以补偿在实际媒体中根据频率产生的损耗

·典型的物理媒体连接（PMA）国耗：每通道100mW@3.125Gbps 和每通道135 mW@6.375 Gbps

·每个器件72 600至813 050同等LE

·7 370~33 294kbits的增强型TriMatrix存储器，包括三种RAM模块容量，以实现真正的双端存储器和FIFO缓冲器

·数字信号处理（DSP）模块，可配置为9×9位、12×12位、18×18位和36×36位

·每个器件中，最高达16个全球时钟（GCLK），88个区域时钟（RCLK）和132个外高时钟（PCLK）

·可编程的功率技术，在将器件性能较大化的同时，将功率较小化

·高达1120个用户引脚配置在24个模块I/O体中,支持广泛的单端和差分I/O标准

·支持高速外部存储器接口，在最高达24模块I/O体上，包括DDR、DDR2、DDR3 SDRAM、RLDRAM II、QDR II和QDR II+ SRAM

·高速LVDS I/O支持，带有串行器/并行器（SERDES），动态相位排列（DPA）和软CDR电路，速度高达1.6 Gbps

·支持源同步总线标准，包括SGMII、GbE、SPI-4相位2（POS-PHY4层）、FI-4.1、XSBI、UTOPIA IV、NPSI和CSIX-L1

·针对Stratix IV E的插脚引线，设计允许以较小的PCB影响，从Stratix III向Stratix IV E移植

Stratix IV GT器件

Stratix IV GT器件为每个产品提供高达48个基于CDR的收发器通道：28个收发器通道中的三分之二都具有专用型PCS和PMA电路并支持600Mbps~11.3Gbps之间的数据速率，其余的16个收发器通道具有仅PMA专用型电路并支持600Mbps~6.5Gbps间的数据率。

图1 Stratix IV GT器件框图

图2 Stratix IV GT 100G开发板方框图

Stratix IV GT版100G开发套件

支持对100GbE设计进行全面评估：

·通过光模块，支持10G/40G和100G线路接口

·通过4×18 ADRII和4×32 DDR3存储器块，支持需要外部存储器接口的应用

·通过两对FCI AirMax连接器，使用系统侧接口

·全面的线路侧（光模块）至系统侧（AirMax连接器）数据通路分析

·评估性能达11.3 Gbps的收发器

·验证兼容10G/40G/100G以太网、Interlaken、CEI-6G/11G、PCI Express（Gen1，Gen2和Gen3）、Serial RapidIO以及其他主要标准的物理介质附加（PMA）子层

·验证SFP、SFP+、QSFP和CFP等光模块之间的互操作性

Stratix IV GT版100G开发套件包括：

·Stratix IV GT开发板

·安装的器件：EP4S100G5F45I1N

·EPM2210F324C3N，MAX II 256引脚CPLD

·配置状态和设置单元

·快速被动并行（FPP）配置

·嵌入式USB-BlasterTM下载电缆

·时钟

·板上可编程时钟振荡器

·SMA连接器，为收发器参考时钟提供外部差分时钟

·通用用户输入/输出

·DIP和按键式开关

·LED

·LCD

图3 Stratix IV GT 100G开发板外形图

·存储器件

·1Gb同步闪存(主要用于存储两个FPGA配置——工厂和用户配置)

·板上存储器

·4个2Gb DDR3 SDRAM

·4个72Mb QDR II SRAM

·元件和接口

·10/100/1000以太网PHY和RJ-45插头

·36个收发器通道

·1个SFP+接口通道

·1个具有EDC的SFP+接口通道

·4个QSFP接口通道

·10个CFP接口通道

·20个Interlaken接口通道

·温度测量电路

·管芯温度

·环境温度

·电源

·14V~20V直流输入

·2.5mm筒形插座，用于直流电源输入。

·On/off电源滑动开关

·板上电源测量电路

·Quartus II软件许可并没有含在这一套件中

使用这一开发套件你可以实现下列功能：

·对设计进行开发和测试以适应各种不同的光学模块

·开发和测试Interlaken设计

·开发和测试存储器子系统，包括DDR3或QDR II存储器

·构建可从Altera和HardCopy IV ASIC进行移植的设计

详情请见：http://solution.eccn.com/solution_2012022714370065.htm

1、回复“YD5GAI”免费领取《中国移动：5G网络AI应用典型场景技术解决方案白皮书》

2、回复“5G6G”免费领取《5G_6G毫米波测试技术白皮书-2022_03-21》

3、回复“YD6G”免费领取《中国移动：6G至简无线接入网白皮书》

4、回复“LTBPS”免费领取《《中国联通5G终端白皮书》》

5、回复“ZGDX”免费领取《中国电信5GNTN技术白皮书》

6、回复“TXSB”免费领取《通信设备安装工程施工工艺图解》

7、回复“YDSL”免费领取《中国移动算力并网白皮书》

8、回复“5GX3”免费领取《R1623501-g605G的系统架构1》